http://i.hatena.ne.jp/idea/5774を見て「これってpre記法(>|〜| module a ( clk, in, out); input in; input clk; output out; reg outr; /* やべっ、キーワード加えてないや。 always @ (posedge clk) begin outr */ always @ (posedge clk) begin outr en…

今日分の記事に関係ないコメントはこちらから。お待ちしております〜。